网盘截图:
课程目录:
├─第一十零章 Vector&SIMD
│ 10.1 Vector处理器_ev.mp4
│ 10.2 SIMD_ev.mp4
│ 10.3 案例_ev.mp4
│
├─第七章 Memory管理
│ 7.1 memory层级_ev.mp4
│ 7.10 TLB_ev.mp4
│ 7.11 mmu_ev.mp4
│ 7.12 model_ev.mp4
│ 7.2 memory管理和虚拟地址_ev.mp4
│ 7.3 为什么需要虚拟地址_ev.mp4
│ 7.4 closed multi-tasking_ev.mp4
│ 7.5 translation table_ev.mp4
│ 7.6 multi-table_ev.mp4
│ 7.7 page table walk_ev.mp4
│ 7.8 page size_ev.mp4
│ 7.9 进程切换_ev.mp4
│
├─第三章 ISA
│ 3.1 简单处理器_ev.mp4
│ 3.2 ISA_ev.mp4
│ 3.3 Armv8 ISA_ev.mp4
│
├─第九章 多核结构
│ 9.1 多核介绍_ev.mp4
│ 9.2 多核通信_ev.mp4
│ 9.3 MESI协议_ev.mp4
│
├─第二章 架构介绍
│ 2.1课程介绍_ev.mp4
│ 2.2 架构介绍_ev.mp4
│ 2.3 性能进化_ev.mp4
│ 2.4 架构趋势_ev.mp4
│
├─第五章 分支预测
│ 5.1 分支预测_ev.mp4
│ 5.2 分支预测提升_ev.mp4
│ 5.3 异常及流水线限制_ev.mp4
│
├─第八章 Cache
│ 8.1 为什么需要Cache?_ev.mp4
│ 8.2 Cache 设计_ev.mp4
│ 8.3 Cache策略_ev.mp4
│ 8.4 多级Cache_ev.mp4
│ 8.5 Cache性能_ev.mp4
│ 8.6 Cortex-A9 Cache_ev.mp4
│
├─第六章 指令并行性
│ 6.1 超标量及超级流水线介绍_ev.mp4
│ 6.2 指令并行性介绍_ev.mp4
│ 6.3 重命名及取指令_ev.mp4
│ 6.4 指令发射_ev.mp4
│ 6.5 读写单元_ev.mp4
│
└─第四章 流水线
4.1 流水线概述_ev.mp4
4.2 流水线危害_ev.mp4
4.3 流水线总结_ev.mp4
声明:本站所有文章,如无特殊说明或标注,均为本站原创发布。任何个人或组织,在未征得本站同意时,禁止复制、盗用、采集、发布本站内容到任何网站、书籍等各类媒体平台。如若本站内容侵犯了原著者的合法权益,可联系我们进行处理。